24秒倒计时牌
发布时间:2011-07-22 10:43:04
发布时间:2011-07-22 10:43:04
1 设计任务描述
1.1 设计题目:24秒倒计时牌
1.2 设计要求
1.2.1 设计目的
(1) 掌握倒计时牌的构成、原理与设计方法;
(2) 熟悉集成电路的使用方法。
1.2.2 基本要求
(1)可手动暂停、还原;
(2)到0时有长报警,到倒数5秒时每秒有一声短报警;
(3) 显示倒数的秒数,每过十秒闪烁1次。
1.2.3 发挥部分
(1)24秒可调;
(2)暂停计时;超过5分钟报警。
2 设计思路
根据24秒倒计时牌设计的基本要求和发挥部分的要求,我设计的基本电路包括脉冲发生器,分频电路,计数器,译码显示电路,辅助控制电路和报警电路等6部分组成。其中,计数器和控制电路是系统的主要组成部分,计数器完成24秒计时功能,而控制电路具有直接控制计数器的计数、暂停和连续计数、置数译码显示和灭灯功能。
(1)秒脉冲发生器:采用555定时器组成的多谐振荡器,通过调整R1,R2和C的取值,可使振荡器产生一个100HZ的脉冲,之所以是产生100HZ的脉冲有两个方面的原因,一是通过两个10进制的分频器产生1HZ的脉冲,二是通过一个二分频器产生一个5HZ的脉冲来实现显示器的闪烁。
(2)分频电路:采用两片74LS160联级,每片10进制, 就可以产生1HZ的脉冲供计数器使用了。二就是在第一个74LS160后再接一个二分频器,就可以产生一个5HZ的脉冲来控制译码显示器的灭灯输入端BL来实现闪烁了。
(3)计数器:8421BCD码24进制递减计数器74LS192构成,24进制递减计数器的预置值为N(0010 0100)=(24)D 。它的计数原理是,每当低位计数器的BO非端发出负跳变借位脉冲时,高位计时器减1计数。当高、低位计数器处于全0,同时在CPD =0期间,高位计数器BO非=LD非=0,计数器完成异步置数,之后BO非=LD=1,计数器在CPD时钟脉冲作用下,进入下一轮减计数。
(4)译码显示电路:将计数器输出的8421BCD码锁存,并在高电平时转换成数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。
(5)辅助控制电路:开关J1的作用是控制时钟脉冲的放行与禁止,而S2则通过控制减计数器的LOAD端来控制电路是否启动,在74LS192的置数端用单刀双置开关来实现24秒的还原和24秒的可调。
(6)报警电路:根据设计的要求,结合74LS192各个输出端的特征,通过一系列的逻辑门电路,和1HZ脉冲一起控制由555组成的单稳态触发器,来实现报警。报警时间长短可由R、C来控制。而闪烁是根据当闪烁时个位总数显示4,结合逻辑门电路和5HZ脉冲来控制译码器的灭灯端BL来实现闪烁的。
3 设计方框图
→
4 各部分电路设计及参数计算
4.1 脉冲发生器的设计及参数计算
4.1.1 脉冲发生器的设计
脉冲发生器如图所示:
本电路中的振荡器是由555定时器和R和C构成的多谐振荡器。由于555内部的比较器灵敏度较高,而且采用差分电路形式,它的振荡频率受电源电压和温度变化的影响很小。
工作原理:通过调整电阻R的阻值与电容C的容值来调节振荡器的产生频率,此次设计中振荡器的振荡频率为1Hz,即所需要的秒脉冲信号。
4.1.2 脉冲发生器参数计算
接通电源后,电容C充电,当Vc从Vcc/3上升到2Vcc/3时,使Vo为低电平,同时放电三极管T导通,此时电容C通过R2和T放电,Vc下降。当Vc下降到Vcc/3时,Vo翻转为高电平。电容C放电所需时间为:
T1=0.7R2C
当放电结束时,T截止,Vcc将通过R1、R2向C充电,Vc由Vcc/3上升到2Vcc/3所需的时间为:
T2=0.7(R1+R2)C
当Vc上升到2Vcc时,电路又翻转为低电平。如此周而复始,于是,在电路的输出端就得到一个周期性的矩形波。其振荡频率为:
f=1.43/(R1+2R2)C
由此可知,当R1=288.6千欧,R2=577.2千欧,C=10nF时,f=100HZ。
4.2分频电路设计
分频电路有两部分:一部分是两个10频,一部分是一个10分频和一个2分频。分别如图所示:
第一个是两个10分频器联级,它由两个10进制计数器74LS160组成的,通过这个联级后,由555组成的多频振荡器发出的100HZ的脉冲就变成了一个频率为1HZ的脉冲,这个脉冲用来控制减计数器74LS192的工作。
第二个是由一个10进制计数器74LS160和一个T触发器组成的,由555多频振荡器出来的100HZ的脉冲,经过这组分频器以后就变成了一个5HZ的脉冲,供闪烁部分用。
4.3 计数器电路的设计
计数器电路如图所示:
8421BCD码24进制递减计数器74LS192构成,24进制递减计数器的预置值为N(0010 0100)=(24)D 。它的计数原理是,每当低位计数器的BO非端发出负跳变借位脉冲时,高位计时器减1计数。当高、低位计数器处于全0,同时在CPD =0期间,高位计数器BO非=LD非=0,计数器完成异步置数,之后BO非=LD=1,计数器在CPD时钟脉冲作用下,进入下一轮减计数。而且在74LS192的置数端A、B、C、D分别接单刀双置开关来实现24秒可调。在Load也用单刀双置开关来控制电路的启动与暂停。
4.4 译码显示电路的设计
译码显示电路如图所示:
本电路采用2片74HC4511译码器对寄存器中的数据进行译码,把二进制转换成十进制,译码就是把给定的代码进行翻译,变成相应的状态,用于驱动LED七段数码管,只要在它的输入端输入8421码,七段数码管就能显示十进制数字。选用的译码器为74HC4511,输出高电平有效,接共阴极七段显示器。锁存使能输入端EL接入低电平,灯测试输入端LT和灭灯输入BI接入高电平。
4.5 辅助控制电路的设计
如图所示,辅助控制电路均依靠单刀双掷开关来控制,其中J1起到了对1HZ脉冲的放行与禁止的作用,同时还起到暂停的作用。J2则起到是否启动电路的作用。其他单刀双掷开关可控制74LS192的置数端来实现24秒可调。
4.6报警电路的设计
4.6.1短报警电路
短报警电路如图所示:
短报警电路是当到倒数5秒时每秒有一声短报警,结合5秒时,74LS192的十位输出端是0000,个位的输出端是0101,则通过一系列的或门、或非门、与门等逻辑门来使来自分频电路的1HZ脉冲通过,到达555定时器组成的单稳态触发器,通过公式t=1.1RC来控制音响工作的时间。
4.6.2 长报警电路
长报警电路如图所示:
长报警电路的工作原理和短报警电路的原理是相似的,74LS192的输出端均为0000,通过一系列的逻辑门电路,来使来自分频电路的1HZ脉冲通过,到达555定时器组成的单稳态触发器,通过公式t=1.1RC来控制音响工作的时间。
4.6.3 闪烁电路
闪烁电路如图所示:
由基本要求每过10秒闪烁一次,即当倒数到14、04时七段显示器会闪烁,则用74LS192的个位输出端,结合各种门电路,使由74LS160和JK触发器分频得到的5HZ脉冲在74LS192的个位为4时能通过,即使译码器74HC4511的灭灯输入端BL非为低电平,则七段显示器熄灭。而其他倒数时BL非端总是高电平,七段显示器正常工作。
4.6.4 5分钟报警电路
5分钟报警电路如图所示:
当倒数暂停时,由555定时器组成的单稳态触发器开始计时,通过调整R、C的取值并运用公式t=1.1RC来控制音响工作的时间。当报警后,可以通过开关J6来控制音响响的时间长短。即报警的时间长短。
5 工作过程分析
本电路包括脉冲发生器,分频电路,计数器,译码显示电路,辅助控制电路和报警电路等6部分组成。其中,计数器和控制电路是系统的主要组成部分。
首先,用555定时器组成的多些振荡器产生一个频率为100HZ的秒冲,再分别通过两个由74LS160组成的分频器,和通过由一个75LS160、一个JK触发器组成的分频器。就能分别得到一个频率为1HZ和5HZ的脉冲,供电路使用。
接着,1HZ脉冲会结合暂停开关来工作,作为减计数器74LS192的时钟脉冲来控制倒计时牌的工作。减计数器74LS192的预置数值为24,可以通过在74LS192的置数端A、B、C、D上接单刀双掷开关来实现24秒可调和计数器的预置数为24。由74LS192输出端出来的数据会传给译码显示电路。译码显示电路采用2片74HC4511译码器对减计数器中的数据进行译码,把二进制转换成十进制,译码就是把给定的代码进行翻译,变成相应的状态,用于驱动LED七段数码管,只要在它的输入端输入8421码,七段数码管就能显示十进制数字。选用的译码器为74HC4511,输出高电平有效,接共阴极七段显示器。锁存使能输入端EL接入低电平,灯测试输入端LT和灭灯输入BI接入高电平。
基本要求部分:通过单刀双掷开关可以实现暂停和还原。其中J1起到了对1HZ脉冲的放行与禁止的作用,同时还起到暂停和还原的作用。J2则起到是否启动电路的作用。因为J2控制这74LS192的置数端Load。短报警电路是当到倒数5秒时每秒有一声短报警,结合5秒时,74LS192的十位输出端是0000,个位的输出端是0101,则通过一系列的或门、或非门、与门等逻辑门来使来自分频电路的1HZ脉冲通过,到达555定时器组成的单稳态触发器,通过公式t=1.1RC来控制音响工作的时间。过10秒闪烁一次,即当倒数到14、04时七段显示器会闪烁,则用74LS192的个位输出端,结合各种门电路,使由74LS160和JK触发器分频得到的5HZ脉冲在74LS192的个位为4时能通过,即使译码器74HC4511的灭灯输入端BL非为低电平,则七段显示器熄灭。而其他倒数时BL非端总是高电平,七段显示器正常工作。长报警电路的工作原理和短报警电路的原理是相似的,74LS192的输出端均为0000,通过一系列的逻辑门电路,来使来自分频电路的1HZ脉冲通过,到达555定时器组成的单稳态触发器,通过公式t=1.1RC来控制音响工作的时间。
发挥部分:24秒可调是通过一系列的单刀双掷开关来烤制74LS192的置数端来实现的。暂停超过5分钟有报警是这样实现的:当倒数暂停时,由555定时器组成的单稳态触发器开始计时,通过调整R、C的取值并运用公式t=1.1RC来控制音响工作的时间。当报警后,可以通过开关J6来控制音响的时间长短。即报警的时间长短。
6 元器件清单
序号 | 元件名称 | 规格 | 数量 |
1 | 555多谐振荡器 | 555-VIRTUAL-Timer | 1个 |
2 | 555单稳态触发器 | 555-TIMER-RATED | 3个 |
3 | 七段显示器 | SEVEN-SEG-COM-K | 2个 |
4 | 十进制计数器 | 74LS160 | 2个 |
5 | JK触发器 | T-FF | 1个 |
6 | 显示译码器 | 74HC4511 | 2个 |
7 | 或门 | NC7SZ32 | 8个 |
8 | 与门 | NC7S08 | 6个 |
9 | 非门 | 7405N | 2个 |
10 | 或非门 | NC7S02 | 2个 |
11 | 电容 | 1uF | 6个 |
12 | 电容 | 10nF | 2个 |
13 | 电阻 | 4.55k | 1个 |
14 | 电阻 | 5.1 k | 2个 |
15 | 电阻 | 288.6 k | 1个 |
16 | 电阻 | 577.2 k | 1个 |
17 | 电阻 | 100 | 1个 |
18 | 单刀单掷 | Key=Space | 1个 |
19 | 电源 | 5V | 13个 |
20 | 单刀双只开关 | Key=Space | 8个 |
21 | 电阻排 | RPACK7 | 2个 |
20 | 喇叭 | XLV | 3个 |
7 主要元器件介绍
7.1 555定时器
7.1.1 引脚图
7.1.2 功能表
输入 | 输出 | |||
阀值输入 <Vcc >Vcc <Vcc | 触发输入 <Vcc >Vcc >Vcc | 复位 0 1 1 1 | 输出 0 1 0 不变 | 放电管T 导通 截止 导通 不变 |
7.1.3 各引脚功能
1脚:外接电源负端VSS或接地,一般情况下接地。
2脚:低触发端
3脚:输出端Vo
4脚:是直接清零端。当端接低电平,则时基电路不工作,此时不论、TH处于何电平,时基电路输出为“0”,该端不用时应接高电平。
5脚:VC为控制电压端。若此端外接电压,则可改变内部两个比较器的基准电压,当该端不用时,应将该端串入一只0.01μF电容接地,以防引入干扰。
6脚:TH高触发端
7脚:放电端。该端与放电管集电极相连,用做定时器时电容的放电。
8脚:外接电源VCC,双极型时基电路VCC的范围是4.5 ~ 16V,CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。
7.2 十进制计数器HC160
7.2.1 引脚图
7.2.2 功能表
输入 | 输出 | ||||||||||||
清零 | 预置 | 使能 | 时钟 | 预置数据输入 | QD QC QB QA | 进位 | |||||||
LOAD | CLR | ENP | ENT | CLK | D | C | B | A | RCO | ||||
L | * | * | * | * | * | * | * | * | L | L | L | L | L |
H | L | * | * | ↑ | D3 | D2 | D1 | D0 | D3 | D2 | D1 | D0 | # |
H | H | L | * | * | * | * | * | * | 保持 | # | |||
H | H | * | L | * | * | * | * | * | 保持 | L | |||
H | H | H | H | ↑ | * | * | * | * | 计数 | # | |||
7.2.3 功能介绍
74HC160是常用的十进制计数器,异步清零端LOAD,当它为低电平时,无论其它输入端是何状态(包括时钟信号CLK),都使片内所有的触发器状态置零,只有在LOAD接入高电平是才起作用。并行置数使能CLR,只需在LOAD之前保持低电平,数据输入端D~A的逻辑值便能在CLK上升沿到来后置入片内4个相应的触发器中。由于该操作与CLK上升沿同步,且D~A的数据同时置入计数器,CLR置数操作具有次高优先级,仅低于LOAD,计数和保持操作时都需要求为1 ;数据输入端,在LOAD上升沿到来前至少提前将预置数据摆在D~A输入端,且CLK=0,则上升沿到来后,D~A便置入触发器。计数使能CEP只要在上升沿到来前至少一个建立时间期间内保持高电平,且CET=1,上升沿就能使计数器进行一次计数操作。CEP主要控制本芯片的计数操作。计数使能CET,该信号和CEP做与运算后实现对本芯片的计数控制,当CEP=0,即两个计数使能端中有0时,不管有无脉冲作用,计数器都将停止计数,保持原有状态;当LOAD=CLR=CET=CEP=1时处于计数状态。与CEP不同的是,CET还直接控制着进位输出信号RCO。计数输出QD~QA计数器中4个触发器的Q端状态输出。进位信号RCO,只有当CET=1且QD~QA=1111时,RCO才为1;当清零信号为0时,各触发器置0,当清零信号为1时,若预置为0,在下一个时钟脉冲上升沿到来后,各触发器的输出状态与预置的输入数据相同。在清零和预置都为1的条件下,若使能端为1,则电路处于计数状态。直到使能端为0时,技术状态结束。。此后处于禁止计数的保持状态。进位信号只有在QDQCQBQA=1001且CET=1时输出为1,其余时间均为0。
7.3 JK触发器
7.3.1 引脚图
7.3.2 功能表
Qn | J | K | Qn+1 |
0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 |
0 | 1 | 0 | 1 |
0 | 1 | 1 | 1 |
1 | 0 | 0 | 1 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 1 |
1 | 1 | 1 | 0 |
7.3.3 功能介绍
当J=1,K=0时,触发器的下一状态将被置1;当J=0,K=1时将被置0,J=K=0时,触发器状态保持不变,J=K=1时,触发器翻转。在所有类型的触发器中,JK触发器具有最强的逻辑功能,它能执行置1、置0、保持和翻转四种操作,并可用简单的附加电路转换为其他功能的触发器,因此在数字电路中广泛应用。
7.4计数器74LS192
7. 4.1引脚图
7.4.2功能表
输 入 | 输 出 |
LD RD CU CD D0 D1 D2 D3 | Q0 Q1 Q2 Q3 |
0 0 × × d0 d1 d2 d3 1 0 ↑ 1 × × × × 1 0 1 ↑ × × × × 1 0 1 1 × × × × × 1 × × × × × × | d0 d1 d2 d3 加 计 数 减 计 数 保 持 0 0 0 0 |
7.4.3功能介绍
74LS192是双时钟方式的十进制可逆计数器。CPU为加计数时钟输入端,CPD为减计数时钟输入端。LD为预置输入控制端,异步预置。CR为复位输入端,高电平有效,异步清除。CO为进位输出:1001状态后负脉冲输出,BO为借位输出:0000状态后负脉冲输出。本电路由74LS192 构成的24递减计数器其预置数为N=(00100100)8421BCD=(24)10。它的计数原理是:只有当低位/BO1端发出借位脉冲时,高位计数器才作减计数。当高、低位计数器处于全零,且CPD为0时,置数端/LD2=0, 计数器完成并行置数,在CPD端的输入时钟脉冲作用下,计数器再次进入下一循环减计数。CPU为加计数时钟输入端,CPD为减计数时钟输入端。 LD为预置输入控制端,异步预置。CR为复位输入端,高电平有效,异步清除。CO为进位输出:1001状态后负脉冲输出。BO为借位输出:0000状态后负脉冲输出。CPU为加计数时钟输入端,CPD为减计数时钟输入端。 LD为预置输入控制端,异步预置。CR为复位输入端,高电平有效,异步清除。CO为进位输出:1001状态后负脉冲输出。BO为借位输出:0000状态后负脉冲输出。
7.5七段显示译码器74HC4511
7.5.1引脚图
7.5.2 功能表
十进制数或功能表 | 输入 | 输出 | 字数 | ||||||||||||
EL | BL | LT | DD | DC | DB | DA | OA | OB | OC | OD | OE | OF | OG | ||
0 | L | H | H | L | L | L | L | H | H | H | H | H | H | L | 0 |
1 | L | H | H | L | L | L | H | L | H | H | L | L | L | L | 1 |
2 | L | H | H | L | L | H | L | H | H | L | H | H | L | H | 2 |
3 | L | H | H | L | L | H | H | H | H | H | H | L | L | H | 3 |
4 | L | H | H | L | H | L | L | L | H | H | L | L | H | H | 4 |
5 | L | H | H | L | H | L | H | H | L | H | H | L | H | H | 5 |
6 | L | H | H | L | H | H | L | L | L | H | H | H | H | H | 6 |
7 | L | H | H | L | H | H | H | H | H | H | L | L | L | L | 7 |
8 | L | H | H | H | L | L | L | H | H | H | H | H | H | H | 8 |
9 | L | H | H | H | L | L | H | H | H | H | H | L | H | H | 9 |
10 | L | H | H | H | L | H | L | L | L | L | L | L | L | L | 熄灭 |
11 | L | H | H | H | L | H | H | L | L | L | L | L | L | L | 熄灭 |
12 | L | H | H | H | H | L | L | L | L | L | L | L | L | L | 熄灭 |
13 | L | H | H | H | H | L | H | L | L | L | L | L | L | L | 熄灭 |
14 | L | H | H | H | H | H | L | L | L | L | L | L | L | L | 熄灭 |
15 | L | H | H | H | H | H | H | L | L | L | L | L | L | L | 熄灭 |
灯测试 | * | * | L | * | * | * | * | H | H | H | H | H | H | H | 8 |
灭灯 | * | L | H | * | * | * | * | L | L | L | L | L | L | L | 熄灭 |
锁存 | H | H | H | * | * | * | * | * | * | ||||||
7.5.3 功能介绍
74HC4511七段显示译码器,当输入高电平有效,用以驱动共阴极显示器。当输入为1010~1111六个状态时,输出全为低电平,显示器无显示。该集成显示译码器设有三个辅助控制段EL、BL、LT,以增强器件的功能,现分别简要说明:1灯测试输入LT 当LT=0时,无论其它输入端时什么状态,所有各段输出OA~OG均为1,显示字形8,该输入端端常用于检查译码器本身及显示器各段的好坏;2 灯灭输入BL 当BL=0,并且LT=1时,无论其它输入端是什么电平,所有各段输出QA~QG均为0,所以字形熄灭。该输入端用于将不必要显示的零熄灭,使显示结果更加清楚;3 锁存使能输入EL 在BL=LT=1的条件下,当EL=0时,所存器不工作,译码器的输出随输入码的变化而变化,当EL由0跳变1时,输入码被锁存,输出只取决于所存器的内容,不再随输入的变化而变化。
小 结
本周我们进行了逻辑数字电路的课程设计,回想这几天忙忙碌碌的一周,给我的感觉就是:过得充实,苦中有乐。其实很多人都会觉得大学生活闲得无聊,而这次课程设计在期末考试即将到来之际,给我们敲响了警钟,拧紧了我们每个人的神经。让我们体会到了时间是宝贵的,珍惜时间就是珍惜生命。
我们都生活在一个数字时代,我们对各种林岚满目的数字产品早就耳熟能详了,数字产品每天都伴随着我们。数字产品应用如此广泛,离不开它的更新速度,也就是离不开它的设计。而这周数字电路课程设计正好提供了一个机会,让我们对所学的知识,并能学以致用。
这次我们组负责24秒倒计时牌的设计。记得刚拿到这个设计题目时,我感到很庆幸,因为我是个篮球爱好者,对24秒倒计时牌再熟悉不过了。但当我看到设计的要求时,感觉到头脑一片空白,我感觉到懂得课本的知识与学以致用是两种高度。而我们往往都只是知其然而不知其所以然。周一,经过老师细心的讲解,我对设计的题目有了一个大概的了解,刚下课我们就通过网络的查询和图书管的有关质料查找和阅读,寻找各自的初步的解决方案,并在周二老师对我们的设计方案图进行了审核并对我们的设计思路进行了指导和更正,解决了我们在初步设计中所遇到的许多疑难问题。随着我们设计方向的选定,我们便开始了主要电路的设计,途中更是遇到了重重困难,记得知道周二晚上我才基本上有了设计的思路,因为在网上我找不到类似的设计,而我的灵感则来自于图书馆的书海中,我借了几本有关数字电路设计的书,同过细心的查找,终于在一本叫《电子线路设计、实验、测试》的书上找到了一个类似的,虽然功能不一样,但我看到了希望,因为我找到了设计的方向,我对设计的要求进行了全面的思考,并结合所学过的知识进行了设计,而对那些不明白的知识,我和组员进行了讨论,并请教了黄硕和秦宏老师,在老师细心的帮助下,我们克服了一个有一个的困难。到了周四下午,我被推荐为组的代表回答了老师的答辩,我也没有辜负组员对我的期望,回答了老师提问的问题。
这次设计给我印象最深的是减计数器74LS192,因为没学过,所以我们花了很长时间去查找有关的资料,并通过各种尝试去使它实现减计数。
通过这一次紧张而又充实的课程设计,我不仅对课本上的知识有了更进一步的理解,还了解了其他没学过的芯片。更重要的是我不仅懂得了时间的宝贵,而且懂得学习不能浅尝辄止,学习应追求广度和深度,应该学会学以致用。另外,我也体会到了团队合作与互相帮助的力量。
致 谢
转眼间,紧张的数字逻辑电路课程设计结束了。虽然只有一周,但在这紧张的一周我学到不少知识。不仅对课堂内的知识有了更进一步的理解,对许多书本外的知识有了了解,还懂得了一些对我很重要的道理,所以,在此对课程设计的指导老师致以最真挚的感谢与问候。
此次设计中的每一个环节无不凝聚着黄硕老师的心血。虽然黄老师一直很忙,但百忙中他总不忘记我们的课程设计,当我们提出问题时,总能得到黄老师的悉心指导,每天到了下午,老师都由于用嗓过度而变得沙哑,而黄老师总是耐心地为我们讲解。我突然想起了一句话:老师就像蜡烛,时时刻刻燃烧着自己,照亮了别人。同时,在此次设计中,我也得到了秦宏老师的指导。在此,特别向两位老师的耐心而又细心的帮助表示深深的感谢和由衷的祝福。
老师细心的教导、严谨的工作态度,深深的感染了我和每一个同学,对我们今后的学习和生活都有很大的帮助。课程设计的每都一个环节都离不开老师的辛勤工作,感谢您对我们所有的帮助,让我们都能够顺利的完成了此次课程设计。祝老师在今后的工作中,一帆风顺,事事顺心,工作顺利,身体健康。
参考文献
[1] 谢自美.电子线路设计 实验 测试.武汉:华中科技大学出版社,2005
[2] 康华元.秦臻.电子技术基础.高等教育出版社,2006
[3] 刘建清.从零开始学数字电子技术.北京:国防工业出版社,2007
[4] 陈振官.数字电路及制作实例. 北京:国防工业出版社,2006
[5] 陈梓城.实用电子电路设计与调试.中国电力出版社,1994
附 录 A1 逻辑电路图
附 录 A2 实际接线图