OFDM基带处理器总体架构

整个基带处理器的设计以IEEE802.11p标准为依据，使用MATLAB搭建仿真平台进行系统级和算法级的设计，通过仿真结果检验整个系统性能，据此对算法进行改进。系统性能评价指标为误码率或误包率。用MATLAB生成的随机二进制比特流来模拟MAC层传来的物理层数据。

硬件实现上，使用Verilog HDL硬件描述语言，以Altera公司生产的stratix III EP3SC150型FPGA开发板为目标硬件，使用Quartus II和modelsim 进行设计仿真。

OFDM收发信机结构框图：

word/media/image1.gif

IEEE 802.11p系统仿真平台基本参数:

硬件实现的调试策略：

word/media/image2.gif

基带处理器发射机部分总体架构：

word/media/image3.gifword/media/image4.gif

word/media/image6.gifword/media/image7.gifword/media/image8.gifword/media/image9.gifword/media/image10.gifword/media/image11.gif DATA_OUT word/media/image5.gif

word/media/image12.gifword/media/image13.gifword/media/image14.gifClock_IN

word/media/image17.emfword/media/image18.gifword/media/image19.gifword/media/image20.gifword/media/image21.gifword/media/image22.gifword/media/image23.gifword/media/image24.gifword/media/image25.emfword/media/image5.gifword/media/image13.gifDATA_IN word/media/image15.gifword/media/image16.gif

包括训练序列生成模块（Ts Generator）, Signal 符号生成模块（Signal Symbol Generator）, Data符号生成模块（Data Symbol Generator）,IFFT 处理模块，循环前缀添加和加窗处理模块（Cyclic Prefixing & Windowing）, 主控单元（MCU）和时钟生成模块（Clocks Generator）。

基带处理器接收部分总体架构：

word/media/image26.gif

word/media/image40.gifword/media/image41.gifword/media/image42.gifword/media/image43.gifword/media/image44.gif IN OUT 接收机分为同步（Synchronization）和解码（Decoding）两部分。同步部分包括帧检测和载波频偏校正模块（Frame Detection & CFO Correction）,时钟同步模块（Timing Synchronization）,循环前缀去除模块（CP Removing）,FFT处理模块，信道均衡模块（Channel Equalizer）,剩余相位跟踪模块（Phase Tracking）和采样频率同步模块（Sampling Frequency Synchronization, SFS）。解码部分包括解映射模块（De-mapper）,解交织模块（De-interleaver）,维特比译码模块（Viterbi Decoder）和解扰码模块（De-scarmbler）.word/media/image27.gifword/media/image28.gifword/media/image29.gifword/media/image30.gifword/media/image31.gifword/media/image32.gifword/media/image33.gifword/media/image34.gifword/media/image35.gifword/media/image36.gifword/media/image37.gifword/media/image38.gifword/media/image39.gif

OFDM基带处理器总体架构