扇入/扇出封装工艺

一、Fanout工艺

1. 数字系统中定义，该模块直接调用的下级模块的个数。扇出大表示模块的复杂度高，需要控制和协调过多的下级模块。必须有一个单一的TTL逻辑门来驱动10个以上的其他门或驱动器。被称为缓冲器的驱动器可以用在TTL逻辑门与它必须驱动的多重驱动器之间，此类型缓冲器有25至30个扇出信号。

2. PCB扇出（fanout）：对于某些特殊的封装（如BGA），密度大，引脚众多时，将某个元器件引脚走出一小段线，再打一个过孔结束

从封装技术特点上，晶圆级封装主要分为Fan-in和Fan-out两种形式。

3. Fanout封装工艺：单芯片扇出封装主要用于基频处理器、电源管理、射频收发器等芯片；高密度扇出封装则主要用于处理器、记忆体等芯片。

2016年是扇出型封装市场的转折点，苹果和台积电的加入改变了该技术应用状况，可能将使市场开始逐渐接受扇出型封装技术，两种市场：（1）“核心”市场，包括基带、电源管理及射频收发器等单芯片应用，扇出型晶圆级封装解决方案的主要应用领域；（2）“高密度”市场，始于苹果公司APE，包括处理器、存储器等输入输出数据量更大的应用，需要新的集成解决方案和高性能扇出型封装解决方案。苹果最新处理器的fanout技术就是由台积电研发的info。

4. Fanin封装工艺：传统WLP 封装大多采用Fan-in型态，应用于低I/O数量的产品，超过 90% 的扇入型封装技术应用在手机领域，高端智能手机内所有的封装器件中，超过30%采用了扇入型封装，其在手机领域还处于商业黄金期。

二、RDL重布线技术

WLP 大多采用重新分布（Redistribution）与凸块（Bumping）技术作为 I/O 绕线手段，用于轻薄短小特性的可携式电子产品 IC 封装应用。在高端智能手机中30%的封装是WLCSP，超过30%采用了扇入型封装。RDL沿芯片外围分布的焊接区转换为在芯片表面上按照平面阵列式分布的凸点焊区, 目的是对芯片的铝焊区位置进行重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布。工艺流程：

（1） 在晶圆上进行薄膜介质层淀积，便于增强硅片的钝化作用；

（2） 涂覆BCB（双苯环丁烯）或PI（聚酰亚胺）作为再分布的聚合物层（5μm），起到凸点形成和装配工艺的应力缓冲的作用；

（3） 把Ti层（典型材料为Ni/Cu，Ti/Cu/Ni或Ti/W/Au）溅射到晶圆上，作为金属焊盘和凸点之间的扩散阻挡层；

（4） 利用旋转式涂覆光刻胶，形成电镀掩膜，并在光掩膜内部电镀5μm的铜（电镀Cu来使重新布线的金属化获得低电阻率）；

（5） 金属淀积之后，除去光刻胶，并采用干/湿蚀刻法除去电镀基体；

（6） 把重新布线金属化用焊料掩膜（光BCB）覆盖;

（7） 再采用溅射和电镀淀积凸点底部金属层（UBM），UBM是芯片上金属焊盘与凸点直接的关键界面层，提供电气连接。

（8） ‍涂覆第一层聚合物薄膜（Polymer Layer），以加强芯片的钝化层（Passivation），起到应力缓冲的作用；涂覆第二层聚合物薄膜，主要是起到晶圆表面平坦并保护RDL层的作用。

三、凸点制作技术

通常有三种典型工艺：电镀法、植球/模板印刷及铟凸点蒸发沉积；工艺流程：在晶圆上沉积并图案化一层焊料掩膜（光BCB）钝化层后，完成UBM 层的制作，在凸点金属化叠层下沉积，为电镀焊料形成模板，电镀之后，将光刻胶去除并刻蚀掉暴露出来的UBM 层，最后沉积焊膏，回流形成焊球。

1.电镀法生成的凸点最小直径可到30μm，具有适合I/O端数多、凸点尺寸可调、并能实现晶圆级封装（WLP）等优点；

2.焊料（无铅或有铅）凸点植球工艺是一种较实用的工艺技术，工艺简单、成本较低、一致性好，可应用于常规厚度680μm的20cm或15cm晶圆上的凸点制作，凸点典型直径及间距分别为300μm～250μm、500μm～400μm；

3.铟凸点蒸发沉积可实现目前最小的凸点间距和直径，并且操作温度较低，制作工艺成熟，最小凸点间距可达到15μm，关键技术为UBM溅射、厚胶光刻、铟蒸发。

四、可靠性分析

1.器件可靠性

（1）通过3D-Xay、声学扫描显微镜检查（不限于常规C扫描模式，应采用B扫描、透射扫描等多种扫描方式相结合）、金相切片分析及玻璃钝化层完整性检查等技术手段进行综合评价，发现微米级和亚微米级的缺陷；

（2）Fan-out WLP还需要进行开封后（化学腐蚀+激光刻蚀+定点研磨）的内部检查；更细连线和空间的RDL层（特征缩小到2μm及以下）

2.WLP板级可靠性评价

（1）热冲击、温度循环、焊球剪切/拉脱强度、X射线检查、染色渗透试验、金相切片分析

由于WLP没有倒装器件互联的底部填充工艺，器件中不同材料间热膨胀系数（CTE）的失配导致焊球产生热应力和应变，导致封装实效。

（2） 跌落及冲击试验

晶圆级封装器件主用于手持电子设备，易跌落造成内部电路失效；

五、发展趋势

1.Fan-in WLP 的I/O 少、芯片尺寸小，主要通过减少WLP 的层数（RDLs）以降低工艺成本；

2.Fan-out WLP则是能实现多方面的先进封装，通过一些新材料及工艺来降低厚度，提高I/O 密度、节距、热性能及参数性能；

FinFet是一种新型的3D多闸道晶体管，采用FinFet技术设计，可以大大地提高芯片处理速度以及大幅度降低功耗。FinFet技术是推动芯片技术走向16/14nm的重要节点。

Fanout Fanin工艺